شکل ۵-۲۰ مدار ضرب کننده و فیلتر
برای نشان دادن کارکرد صحیح مدار، چهار سیگنال I₊ ، I_- ، Q₊وQ_- را در سه حالت ۰=θ ، ۰٫۵=θ و ۰٫۵ - =θ به دو مدار ضرب کننده اعمال می کنیم. مطابق شکل ۵-۲۱، در حالت ?=θ ، مقادیر dc در خروجی دو فیلتر برابر هستند و در حالات ۰٫۵=θ و ۰٫۵ - =θ ، مقادیر dc در خروجی دو فیلتر به یک اندازه نسبت به حالت تعادل، کمتر و زیادتر می گردند.

( اینجا فقط تکه ای از متن پایان نامه درج شده است. برای خرید متن کامل فایل پایان نامه با فرمت ورد می توانید به سایت feko.ir مراجعه نمایید و کلمه کلیدی مورد نظرتان را جستجو نمایید. )

شکل ۵-۲۱مقادیر dc در خروجی دو فیلتردر سه حالت ۰=θ ، ۰٫۵=θ و ۰٫۵ - =θ
برای بررسی کارکرد مدار ضرب کننده شکل ۵-۲۲ را در نظر می گیریم . با توجه به اینکه ورودی های مدار ضرب کننده، خروجی های دو اسیلاتور با ولتاژ مشترک?.? ولت و دامنه ی ?۴٫? ولت می‏باشند، بنابراین ترانزیستورهای_?M_?-M در ناحیه ی خطی و ترانزیستورهای_?M_?-M در ناحیه یاشباع خواهند بود. روابط زیر، کارکرد مدار را نشان می دهند:

شکل ۵-۲۲ ساختار مدار ضرب کننده
(۲۲-۵)
(۲۳-۵)
(۲۴-۵)
(۲۵-۵)
(۲۶-۵)
(۲۷-۵)
(۲۸-۵)
(۲۹-۵)
حال مطابق شکل ۵-۲۳ ،مقدار dc خروجی فیلترها را به opamp ارائه شده در شکل ۵-۱۲در حالت single-ended اعمال می کنیم. بنابراین در صورت هر گونه اختلاف ولتاژ مثبت ومنفی در خروجی فیلترها،به سرعت خروجی ولتاژ opamp تغییر کرده و از طریق ولتاژهای کنترل و اعمال فیدبک از طریق منابع جریان، خطای فاز را تصحیح خواهد کرد. برای از بین بردن کامل خطا، گین حلقه ی فید بک را بیشتر از ??? در نظرگرفته ایم.

شکل ۵-۲۳ ساختار مربوط به تقویت خطا و اعمال فیدبک
۵-۵خروجی‏‏های مدار پیشنهادی
۵-۵-۱ خروجی های مدار پیشنهادی با در نظر گرفتن Power supply noise
با توجه به ساختار اصلی مدارارائه شده در قسمت ۵-۱-۳،و ساختارهای فیدبک ارائه شده در قسمت ۵-۴، کل مدار پیشنهادی مطابق شکل ۵-۲۴، می باشد.

شکل ۵-۲۴ کل مدار پیشنهادی
در این حالت، کل مدار پیشنهادی شکل ۵-۲۴ را با حضورpower supply noise در نظر می گیریم. نویز اعمال شده به منبع ولتاژ دارای دامنه ی حدودا mv 50می باشد. همچنین فرکانس های نویز های اعمال شده ،ترکیبی از فرکانس های مختلف تا GHz15 می باشند که شامل ۵ هارمونیک اول فرکانس اصلی مدار نیز هستند. منبع ولتاژ نویزی به دست آمده مطابق شکل ۵-۲۵، می باشد.
شکل ۵-۲۵ منبع ولتاژ نویزی اعمال شده به مدار پیشنهادی
برای به دست آوردن خروجی های مدار، mismatch ای به صورت توابع گوسی و با مقدار خطایmv 10 و با سیگمای ? به ترانزیستورهای مدار اعمال شده است. همچنین مقادیر شبکه ی سلفی-خازنی دو اسیلاتور تولید کننده ی سیگنال های I و Q به اندازه ی ۱۰% نسبت به هم دارای mismatch در نظر گرفته می شوند. با توجه به اعمال mismatch های فوق و همچنین با توجه به کل مدار پیشنهادی شکل ۵-۲۴ (شامل هسته ی اصلی و دو ساختار فیدبک)و با در نظر گرفتن Power supply noise،خروجی های مدار مطابق شکل ۵-۲۶ خواهند بود. همان طور که در شکل ۵-۲۶ دیده می شود، سیگنال های I و Q دارای دامنه ی۸۶۰ mv(p-p) و فرکانس مرکزی ۳٫۶۲ GHz می باشند. همچنین میزان خطای اختلاف فاز بین سیگنال های I و Q تا مقدار ۰٫۰۸۳ درجه، کاهش یافته است.
شکل ۵-۲۶ سیگنال های I و Q تولید شده با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (بادر نظر گرفتن Power supply noise)
درادامه، با توجه به تقارن موجود در هسته ی اصلی مدار پیشنهادی و با توجه به توضیحات داده شده در قسمت ۵-۱-۳، میزان خطی بودن مدار افزایش یافته ودر نتیجه THD سیگنال هایI و Q ، مطابق شکل های ۵-۲۷ و ۵-۲۸، حدودا برابر ۵۵dBمی باشد. این THD به صورت ۱۲۸ نقطه ای و با فرکانس نمونه برداری حدودا ۱۵۴ GHz به دست آمده است.
همچنین، jitterسیگنال های I و Qدر حضور Power supply noise مطابق شکل های ۵-۲۹و ۵-۳۰به دست آمده است که به ترتیب دارای مقادیر متوسط ۴۸۶ fs و ۴۶۲ fsمی باشند.
شکل ۵-۲۷ خروجی THDسیگنال I با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise)
شکل ۵-۲۸ خروجی THDسیگنال Q با mismatch موجود در ترانزیستورها و شبکه ی سلفی-خازنی (با در نظر گرفتن Power supply noise)
شکل ۵-۲۹ دیاگرام jitter سیگنال I (با در نظر گرفتن Power supply noise)
شکل ۵-۳۰ دیاگرام jitter سیگنال Q (با در نظر گرفتن Power supply noise)
حال سیگنال های خروجی I و Q تولید شده را از بافرهای شکل ۵-۳۱ عبور می دهیم. به کارگیری این بافرها به پیشنهاد جناب آقای دکتر حدیدی بوده است که توسط ایشان در مقاله ی [۳۹]به تفصیل مورد بحث واقع شده است. با توجه به شکل ۵-۳۱، خاطر نشان می شود که طول و عرض هر دو ترانزیستور بافر باید باهم برابر بوده و مقدار dc خروجی روی Vdd/2 واقع گردد. سیگنال های خروجی I و Q تولید شده بعد از بافر، درشکل ۵-۳۲ نشان داده شده اند.ذکر این نکته ضروری است که در خروجی بافرها، از لودهای خازنی ۱pf ای استفاده شده است. این سیگنال ها دارای دامنه ی۵۶۵ mv(p-p) می باشند که نشان دهنده ی مقدار گین ۰٫۶۶ برای بافر پیشنهادی می باشد. همچنین خطای فاز برابر ۰٫۰۸۲۹ درجه می باشد.

شکل ۵-۳۱ بافرهای پیشنهادی
شکل ۵-۳۲ سیگنال های I و Q تولید شده بعد از بافر (با در نظر گرفتن Power supply noise)
در ادامه ، خروجی هایTHD سیگنال هایIو Qدر شکل های ۵-۳۳و ۵-۳۴ نشان داده شدهاند که دارای مقادیر حدودا ۵۸ dB می باشند. همچنین ، مقدار متوسط jitter سیگنال های I و Q در حضور نویز منبع ولتاژ، بعد از بافر، مطابق شکل های ۵-۳۵ و ۵-۳۶ برابر ۵۱۰ fs و ۵۰۸ fs می باشند.
شکل ۵-۳۳ خروجی THDسیگنال I بعد از بافر (با در نظر گرفتن Power supply noise)
شکل ۵-۴۳ خروجی THDسیگنال Q بعد از بافر (با در نظر گرفتن Power supply noise)
شکل ۵-۳۵ دیاگرام jitter سیگنال I بعد از بافر (با در نظر گرفتن Power supply noise)
شکل ۵-۳۶ دیاگرام jitter سیگنال Qبعد از بافر (با در نظر گرفتن Power supply noise)
۵-۵-۲ محاسبه ی phase noiseو مشخصه ی مربوطه
با توجه به رابطه ۲-۲۰ که در ادامه خواهد آمد ، طبق تحلیل ها safety factor برابر A=? در نظر گرفته شده است. همچنین دامنه ی سیگنال های خروجی.۴۳v?= ، T=??? کلوین ، K=?.?? ، فرکانس مرکزی .۶ GHz ? و با فاصله ی ?MHz می باشند. برای محاسبه ی R_eff نیزبا توجه به L=?nH و Q_tank=?? ، از رابطه زیر استفاده می کنیم :
R_eff = =?.۸ohm (30-5)
و در نتیجه ، نویز فاز برابر خواهد بود با :
L{} = = -30.1? dBc/Hz
همچنین، طبق مشخصه ی به دست آمده در شکل ۵-۳۷، phase noise برابر –???.?? dBc/Hz خواهد بود.
شکل ۵-۳۷ مشخصه ی phase noise
۵-۵-۳ محاسبه ی ضریب شایستگی (FOM)
با توجه به رابطه زیر و مقادیر-???.?L{}=، فرکانس مرکزی.۶۲ GHz ? و با فاصله ی ?MHz و توان مصرفی کل مدار که حدود ۶٫۲mw3می باشد ، ضریب شایستگی کل ساختار ، برابر مقدار–??۰٫۲۴خواهد بود. برای اسیلاتورهای مختلف‏،‏ضریبی که شامل تمام پارامترهای فرکانس مرکزی،نویز فاز و توان مصرفی می‏باشد را در نظر می‏گیرند و هرچه قدر مطلق این مقدار بیشتر باشد کارکرد اسیلاتور بهتر خواهد بود‏.
= -??۰٫۲۴ (۳۱-۵)
فصل ۶ Layout کل مدار و نتایج Extractشده